Без темы
<<  ООП IDE borland C builder Отраслевое решение SV:Магазин  >>
III
III
Памятью ЭВМ называется совокупность устройств, служащих для
Памятью ЭВМ называется совокупность устройств, служащих для
Классификация запоминающих устройств по способу доступа
Классификация запоминающих устройств по способу доступа
Классификация запоминающих устройств по назначению
Классификация запоминающих устройств по назначению
Обобщенная схема адресного ЗУ
Обобщенная схема адресного ЗУ
Обобщенная схема ассоциативного ЗУ
Обобщенная схема ассоциативного ЗУ
Обобщенная схема последовательного ЗУ
Обобщенная схема последовательного ЗУ
Буфер (память типа FIFO)
Буфер (память типа FIFO)
Адресные запоминающие устройства
Адресные запоминающие устройства
Организация запоминающих массивов адресных ЗУ
Организация запоминающих массивов адресных ЗУ
Структура ЗМ типа 3D
Структура ЗМ типа 3D
Структура ЗМ типа 2DM
Структура ЗМ типа 2DM
Расслоение памяти
Расслоение памяти
Блочно-циклическое разделение адреса
Блочно-циклическое разделение адреса
Статические ЗУ с произвольной выборкой (SRAM)
Статические ЗУ с произвольной выборкой (SRAM)
Запоминающая ячейка с двухкоординатной выборкой
Запоминающая ячейка с двухкоординатной выборкой
Микросхема статической памяти
Микросхема статической памяти
Диаграмма работы статической памяти
Диаграмма работы статической памяти
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Динамические ЗУ с произвольной выборкой (DRAM)
Динамические ЗУ с произвольной выборкой (DRAM)
Процесс считывания в DRAM
Процесс считывания в DRAM
Принцип действия усилителя-регенератора
Принцип действия усилителя-регенератора
Контроллер динамической памяти
Контроллер динамической памяти
Микросхема динамической памяти
Микросхема динамической памяти
Функциональные возможности SDRAM памяти: - Многобанковая огранизация
Функциональные возможности SDRAM памяти: - Многобанковая огранизация
Диаграмма работы DRAM памяти
Диаграмма работы DRAM памяти
Способы повышения производительности RAM
Способы повышения производительности RAM
Диаграмма работы FPM DRAM памяти
Диаграмма работы FPM DRAM памяти
Диаграмма работы BEDO DRAM памяти
Диаграмма работы BEDO DRAM памяти
Диаграмма работы SDRAM памяти
Диаграмма работы SDRAM памяти
Диаграмма работы DDR SDRAM памяти
Диаграмма работы DDR SDRAM памяти
Сравнение EDO RAM, SDRAM, DDR SDRAM
Сравнение EDO RAM, SDRAM, DDR SDRAM
Сравнение DDR и DDR2
Сравнение DDR и DDR2
Сравнение DDR и DDR2: SDR SDRAM
Сравнение DDR и DDR2: SDR SDRAM
Сравнение DDR и DDR2: DDR SDRAM
Сравнение DDR и DDR2: DDR SDRAM
Сравнение DDR и DDR2: DDR2 SDRAM
Сравнение DDR и DDR2: DDR2 SDRAM
Диаграмма состояний УА DDR SDRAM
Диаграмма состояний УА DDR SDRAM
Контроллер DDR/DDR2
Контроллер DDR/DDR2
Отличие DDR и SDR DRAM
Отличие DDR и SDR DRAM
Тайминг памяти: tCL-tRCD-tRP-tRAS
Тайминг памяти: tCL-tRCD-tRP-tRAS
Сравнение DDR SDRAM CL=2 и CL=3
Сравнение DDR SDRAM CL=2 и CL=3
Диаграмма состояний УА DDR SDRAM
Диаграмма состояний УА DDR SDRAM
Команды DDR SDRAM
Команды DDR SDRAM
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Постоянные запоминающие устройства
Постоянные запоминающие устройства
Структура ПЗУ (ROM)
Структура ПЗУ (ROM)
Мпзу
Мпзу
Рпзу-уф, опррпзу-уф (eprom, eprom-otp)
Рпзу-уф, опррпзу-уф (eprom, eprom-otp)
NAND FLASH
NAND FLASH
Накопитель на основе FLASH
Накопитель на основе FLASH
ПЗУ типа NVRAM
ПЗУ типа NVRAM
ПЗУ на основе сегнетоэлектрической пленки (FRAM)
ПЗУ на основе сегнетоэлектрической пленки (FRAM)
Магниторезистивные ПЗУ (MRAM)
Магниторезистивные ПЗУ (MRAM)
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Организация ЭВМ
Принципы построения кэш-памяти
Принципы построения кэш-памяти
Емкость кэш-памяти
Емкость кэш-памяти
Произвольная загрузка (Fully associated cache memory, FACM)
Произвольная загрузка (Fully associated cache memory, FACM)
Прямое размещение
Прямое размещение
Наборно-ассоциативная кэш-память (Set associated cache memory)
Наборно-ассоциативная кэш-память (Set associated cache memory)
Алгоритмы замещения
Алгоритмы замещения
Разделение кэш-памяти
Разделение кэш-памяти
Виртуальная память
Виртуальная память
Страничная организация
Страничная организация
Схема страничного преобразования
Схема страничного преобразования
Сегментная организация
Сегментная организация
Сегментно-страничная организация памяти
Сегментно-страничная организация памяти
Исследование расслоения динамической памяти
Исследование расслоения динамической памяти
Сравнение эффективности ссылочных и векторных структур
Сравнение эффективности ссылочных и векторных структур
Исследование эффективности предвыборки в TLB
Исследование эффективности предвыборки в TLB
Использование оптимизирующих структур данных
Использование оптимизирующих структур данных
Конфликты в кэш-памяти
Конфликты в кэш-памяти

Презентация: «Организация памяти ЭВМ». Автор: Alex. Файл: «Организация памяти ЭВМ.ppt». Размер zip-архива: 6129 КБ.

Организация памяти ЭВМ

содержание презентации «Организация памяти ЭВМ.ppt»
СлайдТекст
1 III

III

Организация памяти ЭВМ

Классификация памяти ЭВМ. Характеристики памяти. Методы организации доступа в запоминающие устройства. Состав, устройство и принцип действия основной памяти. Статические и динамические запоминающие устройства. Организация кэш-памяти. Постоянные запоминающие устройства (ПЗУ). Виртуальная память.

Организация ЭВМ

Иу6

1

2 Памятью ЭВМ называется совокупность устройств, служащих для

Памятью ЭВМ называется совокупность устройств, служащих для

запоминания, хранения и выдачи информации.

Характеристики памяти ЭВМ: Назначение. Информационная емкость. Информационная емкость читаемого слова. Способ доступа. Быстродействие. Физический способ хранения информации.

Организация ЭВМ

Иу6

2

3 Классификация запоминающих устройств по способу доступа

Классификация запоминающих устройств по способу доступа

- Адресные ЗУ

Постоянные ЗУ, ПЗУ (ROM)

ЗУ c произвольным доступом (RAM)

- Ассоциативные ЗУ

Полностью ассоциативные ЗУ

Ассоциативные ЗУ с прямым размещением

Наборно-ассоциативные ЗУ

- Последовательные ЗУ

FIFO

LIFO

Файловые

Циклические

Организация ЭВМ

Иу6

3

4 Классификация запоминающих устройств по назначению

Классификация запоминающих устройств по назначению

Организация ЭВМ

Иу6

4

5 Обобщенная схема адресного ЗУ

Обобщенная схема адресного ЗУ

Организация ЭВМ

Иу6

5

6 Обобщенная схема ассоциативного ЗУ

Обобщенная схема ассоциативного ЗУ

Организация ЭВМ

Иу6

6

7 Обобщенная схема последовательного ЗУ

Обобщенная схема последовательного ЗУ

Стек (память типа LIFO)

Организация ЭВМ

Иу6

7

8 Буфер (память типа FIFO)

Буфер (память типа FIFO)

Организация ЭВМ

Иу6

8

9 Адресные запоминающие устройства

Адресные запоминающие устройства

Постоянные ЗУ, ПЗУ (ROM)

ЗУ c произвольным доступом (RAM)

Динамические ЗУПД (DRAM)

Статические ЗУПД (SRAM)

Организация ЭВМ

Иу6

9

10 Организация запоминающих массивов адресных ЗУ

Организация запоминающих массивов адресных ЗУ

Структура ЗМ типа 2D

Количество выходов дешифратора равно количеству слов в памяти (2n)

Структура применима только для малоразмерных ЗУ

Организация ЭВМ

Иу6

10

11 Структура ЗМ типа 3D

Структура ЗМ типа 3D

Адрес делится на две части (двухкоординатная выборка). Количество выходов дешифраторов: 2n/2+2n/2

Организация ЭВМ

Иу6

11

12 Структура ЗМ типа 2DM

Структура ЗМ типа 2DM

Мультиплексоры позволяют выбрать один из 2n/2 разрядов каждом из запоминающих массивов

- Размеры массивов близки к оптимальным. - Количество линий записи/считывания минимально.

Организация ЭВМ

Иу6

12

13 Расслоение памяти

Расслоение памяти

Блочное разделение адреса

Циклическое разделение адреса

Номер банка определяется старшей частью адреса.

Номер банка определяется младшей частью адреса

Организация ЭВМ

Иу6

13

14 Блочно-циклическое разделение адреса

Блочно-циклическое разделение адреса

Пример разделения адреса в SDRAM (PIII, P4)

Блочно-циклический способ обеспечивает возможность пакетной передачи и ускоряет доступ при кучности адресов

Организация ЭВМ

Иу6

14

Банк [0]

Банк [1]

Зм [0]

Зм [1]

Зм [0]

Зм [1]

0 4 …

1 5 …

2 6 ...

3 7 …

15 Статические ЗУ с произвольной выборкой (SRAM)

Статические ЗУ с произвольной выборкой (SRAM)

Запоминающая ячейка статической памяти

Организация ЭВМ

Иу6

15

16 Запоминающая ячейка с двухкоординатной выборкой

Запоминающая ячейка с двухкоординатной выборкой

Запоминающая ячейка двухпортовой выборкой

Организация ЭВМ

Иу6

16

17 Микросхема статической памяти

Микросхема статической памяти

Организация ЭВМ

Иу6

17

18 Диаграмма работы статической памяти

Диаграмма работы статической памяти

Организация ЭВМ

Иу6

18

19 Организация ЭВМ

Организация ЭВМ

Иу6

19

20 Организация ЭВМ

Организация ЭВМ

Иу6

20

21 Организация ЭВМ

Организация ЭВМ

Иу6

21

22 Организация ЭВМ

Организация ЭВМ

Иу6

22

23 Организация ЭВМ

Организация ЭВМ

Иу6

23

24 Организация ЭВМ

Организация ЭВМ

Иу6

24

25 Организация ЭВМ

Организация ЭВМ

Иу6

25

26 Организация ЭВМ

Организация ЭВМ

Иу6

26

27 Организация ЭВМ

Организация ЭВМ

Иу6

27

28 Динамические ЗУ с произвольной выборкой (DRAM)

Динамические ЗУ с произвольной выборкой (DRAM)

DRAM для обращения по произвольным адресам DRAM, RLDRAM DRAM, оптимизированные для обращения по последовательным адресам: FPM DRAM, EDO DRAM, BEDO DRAM, SDRAM, DDR SDRAM, RDRAM

Организация ЭВМ

Иу6

28

При выборке строки все Cз подключаются к линиям считывания. После считывания необходимо произвести обратную запись информации – регенерацию. Заряд до 105 – 106 электронов.

29 Процесс считывания в DRAM

Процесс считывания в DRAM

Организация ЭВМ

Иу6

29

30 Принцип действия усилителя-регенератора

Принцип действия усилителя-регенератора

Организация ЭВМ

Иу6

30

31 Контроллер динамической памяти

Контроллер динамической памяти

Организация ЭВМ

Иу6

31

32 Микросхема динамической памяти

Микросхема динамической памяти

Организация ЭВМ

Иу6

32

33 Функциональные возможности SDRAM памяти: - Многобанковая огранизация

Функциональные возможности SDRAM памяти: - Многобанковая огранизация

- Командный режим работы. - Команды пакетного чтения/записи. - Использование чередования банков при последовательном увеличении адресов. - Команды пакетного чтения/записи с авторегенерацией. - Возможность осанова чтения/записи по режиму регенерации. - Возможность останова чтения/записи по новому запросу чтения/записи. - Управление маскированием шины данных по сигналу DQM. - Минимальное время (1 CLK) между последовательными командами. - Команда PrechargeAll. - CAS латентность 2 и 3 CLK. - Длина пакета 1,2 и 4 слова. - Команда саморегенерации. - Режим энергосбережения.

Организация ЭВМ

Иу6

33

34 Диаграмма работы DRAM памяти

Диаграмма работы DRAM памяти

tRP – RAS Precharge.

tRCD – RAS to CAS Delay. tCAC – CAS Delay.

Организация ЭВМ

Иу6

34

tCAC

tRP

tRCD

RAS

CAS

A

WE

Чтение

Запись

D

Данные

Адрес строки

Адрес столбца

Адрес строки

Адрес столбца

Данные

35 Способы повышения производительности RAM

Способы повышения производительности RAM

Регистр DDR

- Синхронизация. - Конвейеризация. - Пакетный режим обмена. - Ускорение реверса шины. - Чередование банков при обращении по последовательным адресам. - Удвоение скорости.

Организация ЭВМ

Иу6

35

36 Диаграмма работы FPM DRAM памяти

Диаграмма работы FPM DRAM памяти

Организация ЭВМ

Иу6

36

37 Диаграмма работы BEDO DRAM памяти

Диаграмма работы BEDO DRAM памяти

Организация ЭВМ

Иу6

37

38 Диаграмма работы SDRAM памяти

Диаграмма работы SDRAM памяти

Формула памяти: 4-1-1-1

Организация ЭВМ

Иу6

38

39 Диаграмма работы DDR SDRAM памяти

Диаграмма работы DDR SDRAM памяти

Организация ЭВМ

Иу6

39

40 Сравнение EDO RAM, SDRAM, DDR SDRAM

Сравнение EDO RAM, SDRAM, DDR SDRAM

Организация ЭВМ

Иу6

40

41 Сравнение DDR и DDR2

Сравнение DDR и DDR2

DDR память

DDR2 память

Организация ЭВМ

Иу6

41

42 Сравнение DDR и DDR2: SDR SDRAM

Сравнение DDR и DDR2: SDR SDRAM

Организация ЭВМ

Иу6

42

43 Сравнение DDR и DDR2: DDR SDRAM

Сравнение DDR и DDR2: DDR SDRAM

Организация ЭВМ

Иу6

43

44 Сравнение DDR и DDR2: DDR2 SDRAM

Сравнение DDR и DDR2: DDR2 SDRAM

Организация ЭВМ

Иу6

44

45 Диаграмма состояний УА DDR SDRAM

Диаграмма состояний УА DDR SDRAM

Организация ЭВМ

Иу6

45

46 Контроллер DDR/DDR2

Контроллер DDR/DDR2

Организация ЭВМ

Иу6

46

47 Отличие DDR и SDR DRAM

Отличие DDR и SDR DRAM

Организация ЭВМ

Иу6

47

48 Тайминг памяти: tCL-tRCD-tRP-tRAS

Тайминг памяти: tCL-tRCD-tRP-tRAS

CAS Latency (tCL) - задержка в тактах между подачей сигнала CAS и непосредственно выдачей данных из соответствующей ячейки. Одна из важнейших характеристик любого модуля памяти; RAS to CAS Delay (tRCD) - количество тактов шины памяти, которые должны пройти после подачи сигнала RAS до того, как можно будет подать сигнал CAS; Row Precharge (tRP) - время закрытия страницы памяти в пределах одного банка, тратящееся на его перезарядку; Activate to Precharge (tRAS) - время активности строба. Минимальное количество циклов между командой активации (RAS) и командой подзарядки (Precharge), которой заканчивается работа с этой строкой, или закрытия одного и того же банка.

Примеры таймингов памяти DDR: 2-2-2-5; 2.5-3-3-7 Примеры таймингов памяти DDR2: 3-3-3-9, 4-4-4-12 и 5-5-5-15

Организация ЭВМ

Иу6

48

49 Сравнение DDR SDRAM CL=2 и CL=3

Сравнение DDR SDRAM CL=2 и CL=3

Организация ЭВМ

Иу6

49

50 Диаграмма состояний УА DDR SDRAM

Диаграмма состояний УА DDR SDRAM

Организация ЭВМ

Иу6

50

51 Команды DDR SDRAM

Команды DDR SDRAM

Организация ЭВМ

Иу6

51

52 Организация ЭВМ

Организация ЭВМ

Иу6

52

53 Организация ЭВМ

Организация ЭВМ

Иу6

53

54 Организация ЭВМ

Организация ЭВМ

Иу6

54

55 Организация ЭВМ

Организация ЭВМ

Иу6

55

56 Организация ЭВМ

Организация ЭВМ

Иу6

56

57 Организация ЭВМ

Организация ЭВМ

Иу6

57

58 Организация ЭВМ

Организация ЭВМ

Иу6

58

59 Организация ЭВМ

Организация ЭВМ

Иу6

59

60 Организация ЭВМ

Организация ЭВМ

Иу6

60

61 Организация ЭВМ

Организация ЭВМ

Иу6

61

62 Организация ЭВМ

Организация ЭВМ

Иу6

62

63 Организация ЭВМ

Организация ЭВМ

Иу6

63

64 Постоянные запоминающие устройства

Постоянные запоминающие устройства

Преимущества ROM по сравнению RAM: -Аппаратная простота. - Высокая плотность размещения ЗЭ. - Энергонезависимость. - Большое быстродействие.

Организация ЭВМ

Иу6

64

65 Структура ПЗУ (ROM)

Структура ПЗУ (ROM)

Организация ЭВМ

Иу6

65

66 Мпзу

Мпзу

Ппзу

ЗЭ на диодах

ЗЭ на МОП транзисторах

ППЗУ с пережигаемым p-n переходом

ППЗУ с плавкими перемычками

Организация ЭВМ

Иу6

66

67 Рпзу-уф, опррпзу-уф (eprom, eprom-otp)

Рпзу-уф, опррпзу-уф (eprom, eprom-otp)

Рпзу-эс (eeprom), flash

Организация ЭВМ

Иу6

67

68 NAND FLASH

NAND FLASH

NOR FLASH

Организация ЭВМ

Иу6

68

Все транзисторы, кроме адресуемого, должны быть открыты. Если на плавающем затворе есть заряд, то транзистор не откроется и на линии бит будет высокий уровень. В противном случае сигнал будет низкого уровня. + Большая компактность - Меньшее быстродействие

Линии слов невыбранных транзисторов находятся под низким потенциалом (транзисторы закрыты), на затворе выбранного транзистора высокий потенциал. Если на плавающем затворе выбранного транзистора есть заряд, то транзистор не откроется и на линии бит будет уровень лог. единицы. - Меньшая компактность + Большее быстродействие

69 Накопитель на основе FLASH

Накопитель на основе FLASH

Контроллер FLASH HUKE 163H

NAND FLASH HY27UV08AG5M

Организация ЭВМ

Иу6

69

70 ПЗУ типа NVRAM

ПЗУ типа NVRAM

Энергонезависимая память NVRAM (Non-Volatile Random Access Memory) – это оперативная память LPSRAM (Low Power SRAM – статическое ОЗУ с очень низким потреблением), сохраняющая данные независимо от наличия основного питания благодаря наличию встроенной литиевой батареи для резервного питания. Интегрированная схема контроля и переключения на резервный источник питания (супервизор и коммутатор литиевой батареи) гарантирует работоспособность памяти NVRAM и сохранение данных в течение десяти лет при полном отсутствии внешнего питания.

Организация ЭВМ

Иу6

70

71 ПЗУ на основе сегнетоэлектрической пленки (FRAM)

ПЗУ на основе сегнетоэлектрической пленки (FRAM)

Основа запоминающего устройства FRAM — это конденсатор, представляющий собой две пластины с тонким слоем ферроэлектрика между ними. Приложенный к обкладкам конденсатора потенциал поляризует ферроэлектрик. Направление поляризации представляет собой двоичную информацию, хранящуюся в ячейке. При повторном приложении потенциала заряд, затрачиваемый на реполяризацию, будет зависеть от того, совпадает направление электрического поля с тем, которое поляризовало ферроэлектрик в прошлый раз, или нет. Если направление поля не совпадает, то на изменение поляризации потребуется значительный дополнительный заряд. Таким образом, если при повторном наложении потенциала наблюдается электрический ток, то направление не совпадает с предыдущим. По наличию или отсутствию тока перезаряда можно судить о содержимом ячейки.

Организация ЭВМ

Иу6

71

+Высокая скорость записи - Необходимость восстановления информации при доступе

72 Магниторезистивные ПЗУ (MRAM)

Магниторезистивные ПЗУ (MRAM)

Проводимость магниторезистивного слоя зависит от магнитного поля, в которое он помещен. Внутри запоминающего элемента MRAM сопротивление находящегося в нем магниторезистивного материала будет определяться ориентацией магнитных моментов ферромагнитных слоев. В одном из магнитных слоев домены фиксированы в одном направлении. В другом слое они в ответ на воздействие внешнего поля могут быть развернуты в противоположном направлении. В результате они могут быть либо параллельны, либо антипараллельны элементам фиксированного слоя. Эти два состояния запоминают «1» или «0».

Организация ЭВМ

Иу6

72

+Сверхвысокое быстродействие (до 2-3 нс) +Низкое энергопотребление +Неограниченное количество циклов чт/зп

73 Организация ЭВМ

Организация ЭВМ

Иу6

73

74 Организация ЭВМ

Организация ЭВМ

Иу6

74

75 Организация ЭВМ

Организация ЭВМ

Иу6

75

76 Организация ЭВМ

Организация ЭВМ

Иу6

76

77 Организация ЭВМ

Организация ЭВМ

Иу6

77

78 Организация ЭВМ

Организация ЭВМ

Иу6

78

79 Организация ЭВМ

Организация ЭВМ

Иу6

79

80 Организация ЭВМ

Организация ЭВМ

Иу6

80

81 Организация ЭВМ

Организация ЭВМ

Иу6

81

82 Организация ЭВМ

Организация ЭВМ

Иу6

82

83 Организация ЭВМ

Организация ЭВМ

Иу6

83

84 Организация ЭВМ

Организация ЭВМ

Иу6

84

85 Организация ЭВМ

Организация ЭВМ

Иу6

85

86 Организация ЭВМ

Организация ЭВМ

Иу6

86

87 Принципы построения кэш-памяти

Принципы построения кэш-памяти

Кэш-память – ассоциативное ЗУ, позволяющее сгладить разрыв в производительности процессора и оперативной памяти. Выборка из кэш-памяти осуществляется по физическому адресу ОП.

Эффективность кэш-памяти зависит от: - Емкости кэш-памяти. - Размера строки. - Способа отображения ОП в кэш. - Алгоритма замещения информации в кэш. - Алгоритма согласования ОП и кэш. - Числа уровней кэш.

Организация ЭВМ

Иу6

87

88 Емкость кэш-памяти

Емкость кэш-памяти

Размер линейки

Способы отображения ОП в кэш: - Произвольная загрузка. - Прямое размещение. - Наборно-ассоциативный способ отображения.

Организация ЭВМ

Иу6

88

89 Произвольная загрузка (Fully associated cache memory, FACM)

Произвольная загрузка (Fully associated cache memory, FACM)

Адрес строки FACM определяется из условия формирования наиболее представительной выборки

Организация ЭВМ

Иу6

89

90 Прямое размещение

Прямое размещение

Адрес строки однозначно определяется по тегу (i = t mod k).

0

K-1

Организация ЭВМ

Иу6

90

91 Наборно-ассоциативная кэш-память (Set associated cache memory)

Наборно-ассоциативная кэш-память (Set associated cache memory)

Организация ЭВМ

Иу6

91

92 Алгоритмы замещения

Алгоритмы замещения

Согласование ОП и кэш

Протокол MESI

- Замещение немодифицированных данных. - Рандомизированный алгоритм. - Замещение наименее используемого (Least Recently Used, LRU)

Метод сквозной записи (Write True). -Метод сквозной записи с буферизацией (Write Combining). -Метод обратной записи (Write Back).

Организация ЭВМ

Иу6

92

Modified - Признак несогласованных данных. Exclusive - Признак согласованных данных. Shared - Признак согласованных данных в ВС. Invalid - Признак отсутствия данных.

* - http://lwn.net/Articles/252125/

93 Разделение кэш-памяти

Разделение кэш-памяти

-Кэш L1 дублирует L2 (inclusive). -Кэш L1 дополняет L2 (exclusive).

Доступ к массивам данным по случайным адресам L1D — 2^13 байт L2D — 2^21 байт

Организация ЭВМ

Иу6

93

94 Виртуальная память

Виртуальная память

Механизм виртуализации адресного пространства позволяет: Увеличить объем адресуемой памяти. Использовать физическую память различного объема. Возложить на аппаратную составляющую механизмы доступа к ВЗУ Сгладить разрыв в производительности ОП и ВЗУ. Ускоряет доступ к данным по последовательным адресам. Способствует реализации защиты памяти.

Виртуальные системы строятся по трем принципам: Системы с блоками различного размера (сегментная организация). Системы с блоками одинакового размера (страничная организация). Смешанные системы (сегментно-страничная организация).

Организация ЭВМ

Иу6

94

95 Страничная организация

Страничная организация

Программа отображается в память равными блоками – страницами. Преобразование логического адреса в физический осуществляется с помощью таблицы страниц.

Преобразование логического адреса в физический реализуется в устройстве управления памятью (Memory Manage Unit), который определяет, находится ли страница в физической памяти (попадение).

Организация ЭВМ

Иу6

95

96 Схема страничного преобразования

Схема страничного преобразования

Организация ЭВМ

Иу6

96

V - признак присутствия страницы в физ. Памяти. R - признак использования страницы. M - признак модификации. A - признак права доступа.

97 Сегментная организация

Сегментная организация

Программа отображается в память блоками различного размера –сегментами. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов.

Организация ЭВМ

Иу6

97

98 Сегментно-страничная организация памяти

Сегментно-страничная организация памяти

Программа отображается в память блоками различного размера –сегментами, каждый из которых целое число страниц. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов и таблицы страниц сегмента.

Организация ЭВМ

Иу6

98

99 Исследование расслоения динамической памяти

Исследование расслоения динамической памяти

Организация ЭВМ

Иу6

99

Код профилируемой программы на языке C. // ВЫДЕЛЕНИЕ ПАМЯТИ p = (int*)_malloc64(Param_[3]); // АДРЕС КРАТЕН 64 for (int pg_size = Param_[2]; pg_size <= Param_[1]; pg_size += Param_[2]) { Start_Count(); // Начало замера времени volatile int x = 0; for (int b = 0; b < pg_size; b += Param_[2]) for (int a = b; a < Param_[3]; a += pg_size) x += *(int *) (int(p) + a); Finish_Count();// Конец замера времени }

100 Сравнение эффективности ссылочных и векторных структур

Сравнение эффективности ссылочных и векторных структур

Организация ЭВМ

Иу6

100

101 Исследование эффективности предвыборки в TLB

Исследование эффективности предвыборки в TLB

Организация ЭВМ

Иу6

101

102 Использование оптимизирующих структур данных

Использование оптимизирующих структур данных

Организация ЭВМ

Иу6

102

103 Конфликты в кэш-памяти

Конфликты в кэш-памяти

Организация ЭВМ

Иу6

103

«Организация памяти ЭВМ»
http://900igr.net/prezentacija/anglijskij-jazyk/organizatsija-pamjati-evm-143335.html
cсылка на страницу
Урок

Английский язык

29 тем
Слайды